Vou criar um núcleo de CPU riscv personalizado para seu projeto de FPGA ou ASIC

Algumas informações foram traduzidas automaticamente.
Engr Majid

Paquistão

Eu falo Hindi, Inglês, Urdu

Engenheiro de Design de Hardware

Eu sou Majid Ali, um engenheiro elétrico especializado em design de RISC-V, SoC e ASIC. Com forte expertise em Verilog, SystemVerilog, UVM, C\C++, Python e Assembly de RISC-V, tenho uma sólida experiê...
Saiba mais
Sobre este Serviço

Sou especialista em projeto de processador RISC-V personalizado, adaptado às suas especificações, desde núcleos RV32I mínimos até arquiteturas com pipeline e módulos adicionais.

Você receberá:

  • Arquitetura de CPU RISC-V personalizada (Single-Cycle, Multi-Cycle ou Pipeline de 5 estágios)
  • Design RTL em Verilog HDL
  • Testbench de simulação com resultados de waveform (ModelSim / QuestaSim)
  • Integração de memória de instruções e dados
  • Suporte para RV32I ou seu conjunto de instruções personalizado
  • Detecção opcional de hazards, unidade de forwarding e lógica de controle
  • Código modular, limpo e bem comentado
  • Documentação detalhada e explicação (se necessário)


Entregáveis:

  • Arquivos fonte Verilog (.v)
  • Testbench para simulação
  • Capturas de waveform / arquivos .do
  • PDF do datapath do processador / diagrama em blocos
  • Documentação explicando módulos e fluxo (Padrão & Premium)

Por que me escolher?

  • Engenheiro elétrico com experiência prática em Arquitetura de Computadores e Design RTL
  • Experiência prática com desenvolvimento de SoC personalizado
  • Projetos verificados usando ferramentas da indústria como ModelSim, QuestaSim, Xilinx Vivado e placas FPGA
Saiba mais
design a custom riscv cpu core for your fpga or asic project
Tela Inteira
design a custom riscv cpu core for your fpga or asic project
Tela Inteira
Tela Inteira
design a custom riscv cpu core for your fpga or asic projectdesign a custom riscv cpu core for your fpga or asic projectdesign a custom riscv cpu core for your fpga or asic project

Tags relacionadas