Eu vou projetar digital ics de rtl para gdsii usando cadence
Vou projetar e depurar módulos RTL Verilog SystemVerilog e criar testbenches
Sobre este Serviço
Oi, eu sou Abdullah, um profissional de Design de IC especializado em implementação de ICs digitais e fluxos de trabalho de design físico.
O que eu ofereço:
RTL & Síntese: Revisar RTL em Verilog/SystemVerilog, realizar síntese e gerar netlists e relatórios.
Design físico: Planejamento de piso, planejamento de energia, colocação, síntese de árvore de clock (CTS), roteamento e análise de temporização.
Implementação de ASIC: Designs digitais em nível de bloco através do fluxo RTL para GDSII.
Análise: Relatórios de temporização, área, congestionamento e design físico para identificar problemas de implementação.
GDSII: Gerar dados de layout para projetos suportados e fluxos de tecnologia.
Ferramentas:
Cadence Genus
Cadence Innovus
Verilog / SystemVerilog
Design de IC digital / ASIC
Eu foco em implementação organizada, documentação clara e seguir suas especificações e restrições de design.
Por favor, entre em contato antes de solicitar projetos grandes ou de chip completo para que eu possa revisar o RTL, PDK/tecnologia, restrições e entregáveis necessários.
Atenciosamente,
Abdullah Tahir
Perguntas frequentes
Tradução automática
Q1. O que seu serviço de RTL para GDSII inclui?
O fluxo pode incluir revisão de RTL, síntese, planejamento de piso, planejamento de energia, colocação, CTS, roteamento, análise de temporização, verificação física e geração de GDSII, dependendo do pacote selecionado e dos requisitos do projeto.
Q2. Você pode trabalhar com RTL em Verilog e SystemVerilog?
Sim. Posso revisar e preparar RTL em Verilog/SystemVerilog para síntese e implementação de IC digital.
Q3. Quais ferramentas da Cadence você usa?
Principalmente trabalho com Cadence Genus para síntese e Cadence Innovus para design físico digital e implementação.
Q4. Você pode realizar síntese de RTL?
Sim. Posso sintetizar o RTL fornecido e analisar a netlist gerada e os relatórios de síntese.
Q5. Você pode fazer colocação, CTS e roteamento?
Sim. Essas etapas de design físico estão disponíveis nos pacotes Standard e Premium, sujeitos à configuração do projeto e fluxo de tecnologia.
Q7. Você consegue gerar GDSII?
Sim, para projetos suportados onde a tecnologia, bibliotecas, PDK e fluxo de implementação necessários estão disponíveis.
Q9. Você trabalha com projetos completos de ASIC ou chip inteiro?
Eu trabalho principalmente com projetos de IC digital em nível de bloco e de pequeno a médio porte. Por favor, entre em contato primeiro para projetos grandes ou de chip completo, assim posso revisar os requisitos.

