Eu vou projetar digital ics de rtl para gdsii usando cadence

Algumas informações foram traduzidas automaticamente.

Paquistão

Eu falo Urdu, Hindi, Inglês

Vou projetar e depurar módulos RTL Verilog SystemVerilog e criar testbenches

Oi, eu sou o Abdullah Tahir, um Engenheiro de Computação especializado em Design de IC Digital e desenvolvimento de RTL. Trabalho com Verilog, SystemVerilog, lógica digital, simulação e verificação pa...
Sobre este Serviço

Oi, eu sou Abdullah, um profissional de Design de IC especializado em implementação de ICs digitais e fluxos de trabalho de design físico.

O que eu ofereço:

RTL & Síntese: Revisar RTL em Verilog/SystemVerilog, realizar síntese e gerar netlists e relatórios.

Design físico: Planejamento de piso, planejamento de energia, colocação, síntese de árvore de clock (CTS), roteamento e análise de temporização.

Implementação de ASIC: Designs digitais em nível de bloco através do fluxo RTL para GDSII.

Análise: Relatórios de temporização, área, congestionamento e design físico para identificar problemas de implementação.

GDSII: Gerar dados de layout para projetos suportados e fluxos de tecnologia.

Ferramentas:

Cadence Genus

Cadence Innovus

Verilog / SystemVerilog

Design de IC digital / ASIC

Eu foco em implementação organizada, documentação clara e seguir suas especificações e restrições de design.

Por favor, entre em contato antes de solicitar projetos grandes ou de chip completo para que eu possa revisar o RTL, PDK/tecnologia, restrições e entregáveis necessários.

Atenciosamente,

Abdullah Tahir

Tags relacionadas