Vou projetar rtl de fpga em verilog ou vhdl com simulação e testbench
Engenheiro de Design de FPGA e Sistemas Embarcados
Sobre este Serviço
Bem-vindo ao meu serviço de design de FPGA. Eu crio RTL confiáveis e lógica digital em Verilog ou VHDL para projetos acadêmicos, de prototipagem e hardware do mundo real.
Este serviço é ideal se você precisa de:
- Módulos RTL personalizados e máquinas de estado finitas
- Integração de UART, SPI, I2C, AXI, memória ou sensor
- Desenvolvimento de testbench, simulação e verificação de waveform
- Otimização consciente de timing para dispositivos Xilinx ou Intel/Altera
- Documentação clara e comunicação prática ao longo do projeto
Ferramentas que uso:
- Xilinx Vivado / ISE
- Intel Quartus Prime
- ModelSim / QuestaSim
Os entregáveis podem incluir RTL sintetizável, arquivos de testbench, resultados de simulação e relatórios de timing ou recursos, de acordo com suas necessidades.
Por favor, envie uma mensagem antes de fazer o pedido com seu FPGA ou placa alvo, interfaces necessárias, escopo do projeto e prazo. Assim, posso confirmar a viabilidade, o preço e o tempo de entrega antes de começarmos.
Plataforma:
FPGA
Perguntas frequentes
Tradução automática
O que você precisa antes de iniciar o projeto?
Por favor, envie os requisitos do seu projeto, FPGA ou placa alvo, interfaces necessárias, restrições de tempo, entregas esperadas e prazo. Isso me ajuda a confirmar a viabilidade, o preço e o tempo de entrega antes de começar.
Você fornece resultados de simulação e arquivos de testbench?
Sim. Se seu pacote precisar de verificação, posso fornecer arquivos de testbench, formas de onda de simulação e relatórios relevantes de timing ou implementação, de acordo com o escopo combinado.

