Eu vou fazer verilog systemverilog rtl fpga e design de asic

Algumas informações foram traduzidas automaticamente.

Índia

Eu falo Inglês, Hindi, Canarim, Malaiala

Engenheiro de VLSI e FPGA: RTL para GDS, Design RTL, DSP, RISCV

Sou formado em VLSI pelo IIT M.Tech, com mais de 10 anos de experiência em design de VLSI, desenvolvimento de FPGA, implementação RTL e fluxos de trabalho de semicondutores. Hábil em Verilog/SystemVer...
Sobre este Serviço

Precisa de ajuda em projetos de Verilog, SystemVerilog, FPGA ou design RTL?


Ofereço suporte para codificação RTL, implementação em FPGA, simulação, depuração, análise de waveform, arquiteturas DSP, aceleradores de IA/ML/DL, projetos RISC V e fluxos de trabalho relacionados a ASIC. Os serviços incluem desenvolvimento em Verilog/SystemVerilog, design de FPGA usando ferramentas Xilinx, compreensão de arquitetura, documentação técnica e orientação de implementação.


Foco em design RTL limpo, fluxo de engenharia prático e comunicação técnica clara. Por favor, entre em contato antes de fazer o pedido para projetos complexos ou orientados à pesquisa.

Plataforma:

FPGA

Sensores:

Outros

Especialidade:

Otimização de SoC

Processamento de sinal

Outros