Vou desenvolver um testbench systemverilog uvm para seu design rtl

Algumas informações foram traduzidas automaticamente.
Vasu A

Índia

Eu falo Inglês

Engenheiro de Verificação de Design

Sou um Engenheiro de Verificação de Design com ampla experiência em verificação de SoC e IP a nível de design usando SystemVerilog e UVM. Especializo-me em protocolos AMBA, cobertura funcional e asser...
Saiba mais
Sobre este Serviço

Vou te ajudar a verificar seu design RTL em Verilog/SystemVerilog usando um testbench SystemVerilog UVM estruturado.

Posso desenvolver ou melhorar ambientes de verificação para IPs e módulos usando componentes reutilizáveis de UVM, como:

  • Sequências e classes de transação
  • Drivers, monitores e agentes
  • Scoreboards e modelos de referência
  • Testes com restrições aleatórias e direcionadas
  • SystemVerilog Assertions (SVA)
  • Cobertura funcional e relatórios de cobertura
  • Suporte a depuração para falhas de simulação e incompatibilidades

Posso suportar protocolos comuns, incluindo AXI, AXI-Lite, APB, AHB, AXI-Stream, I2C e interfaces RTL personalizadas.

Por favor, compartilhe seus arquivos RTL, detalhes da interface/protocolo, comportamento esperado, preferência de simulador/ferramenta e qualquer código de testbench existente antes de fazer o pedido. Para IPs complexos, designs com múltiplas interfaces ou verificação de nível SoC, entre em contato comigo primeiro para uma oferta personalizada.

Saiba mais
develop a systemverilog uvm testbench for your rtl design
Tela Inteira
develop a systemverilog uvm testbench for your rtl design

Plataforma:

FPGA

Especialidade:

Otimização de SoC

•

Microcontroladores

•

Robótica

Tags relacionadas