Vou escrever verilog ou systemverilog rtl com testbench e simulação

T
tone_refiner
T
tone_refiner
Joel James
Algumas informações foram traduzidas automaticamente.
write verilog or systemverilog rtl with testbench and simulation
Tela Inteira
write verilog or systemverilog rtl with testbench and simulation
Tela Inteira
Tela Inteira
write verilog or systemverilog rtl with testbench and simulationwrite verilog or systemverilog rtl with testbench and simulationwrite verilog or systemverilog rtl with testbench and simulation

Sobre este Serviço

Tradução automática

Precisa de Verilog ou SystemVerilog funcionando sem a dor de cabeça do debugging? Eu escrevo RTL limpo, sintetizável e verifico com um testbench autoverificador antes de entregar.


O que você recebe:

- Módulo(s) RTL de acordo com sua especificação: FSMs, contadores, registradores de deslocamento, FIFOs, controladores UART / SPI / I2C, ALUs, pipelines simples

- Um testbench autoverificador que informa PASS ou FAIL

- Formulários de simulação (.vcd) que você pode abrir no GTKWave

- Código comentado e um README curto com a lista de portas e notas de temporização


A simulação é feita com Icarus Verilog e GTKWave. Me diga seu FPGA alvo ou fluxo de ferramenta e eu escreverei o código para atender, deixando claro o que verifiquei na simulação e o que não executei em hardware.


Também posso depurar código existente, corrigir incompatibilidades na simulação ou transformar uma especificação ou diagrama de blocos em RTL. Por favor, envie a especificação, os sinais de interface e quaisquer requisitos de temporização ao me contactar.


Construo e explico projetos para aprendizado e projetos reais. Não faço exames avaliados.



  • Linguagem de programação

    • Outros

Conheça mais sobre Joel James

Joel James

Python, Embedded C and Verilog developer for hire

5,0(1)
  • A partir deÍndia
  • Membro desdeset. de 2025
  • Última entrega6 meses

  • Idiomas

    Inglês
Hi, I'm Joel — an Electronics & CS engineering student with hands-on experience in Python automation, embedded systems, and FPGA/Verilog design. I've built web scrapers, data processing scripts, Arduino and ESP32 IoT projects, and Verilog modules for real hardware targets. I know what it's like to be a student working on tight deadlines — so I keep my communication clear and my deliverables clean. Whether you need a Python script that saves you hours, an embedded project done right, or Verilog code that actually synthesizes — I've got you covered. Let's build something.

Tradução automática

Tags relacionadas