Eu vou projetar, solucionar problemas e documentar verilog rtl e lógica digital

Este nível inclui uma revisão sistemática do seu código Verilog existente para identificar erros de sintaxe, falhas de lógica ou testbenches que não funcionam. É um serviço de aconselhamento e depuração apenas. Não inclui escrever novos módulos RTL do zero ou realizar síntese física em FPGA.

Você deve fornecer os parâmetros técnicos principais, objetivos do projeto e quaisquer diagramas de blocos ou dados brutos existentes. Eu estruturarei, escreverei e refinarei essas informações em um documento profissional, pronto para auditoria, no padrão IEEE. Não crio os dados de engenharia subjacentes para você.

Sim. A entrega do módulo Verilog completo inclui o design RTL principal e um testbench correspondente para verificar a simulação comportamental. A implementação física na placa e análise de timing são serviços adicionais separados.

Utilizo ferramentas padrão da indústria, incluindo Xilinx Vivado e Intel Quartus. Se precisar de síntese para uma placa FPGA altamente específica ou proprietária, deve me enviar uma mensagem antes de pedir para confirmar compatibilidade de hardware e geração de arquivo de restrições (XDC/SDC).

Não. Ofereço consultoria técnica profissional B2B, geração offline de módulos RTL e documentação técnica. Não participo de violações acadêmicas ao vivo ou execução de exames em tempo real.