Vou projetar lógica rtl personalizada em verilog e system verilog

Algumas informações foram traduzidas automaticamente.
Ramish Hassan

Paquistão

Eu falo Inglês, Alemão

Programador de hardware

Olá! Sou engenheiro especializado em Design de IC Digital, arquitetura RTL e programação de sistemas em C/C++. Tenho experiência prática em design front-end, escrita e verificação de módulos Verilog/S...
Saiba mais
Sobre este Serviço

Design de IC Digital, Codificação RTL e Verificação

Precisa de RTL robusto, sintetizável e verificação abrangente? Sou especializado em núcleos IP eficientes em Verilog e SystemVerilog, datapaths personalizados e ambientes de verificação.

O que eu ofereço:

  • Design RTL personalizado: processadores pipelined (por exemplo, RISC-V), unidades aritméticas e datapaths complexos.
  • Lógica sequencial e FSM: controladores de memória, FIFOs e máquinas de estado Mealy/Moore.
  • Protocolos SoC: interfaces mestre-escravo AMBA APB, AHB e AXI.
  • Verificação avançada: testbenches em camadas, SystemVerilog Assertions (SVA) e UVM.
  • Prototipagem FPGA: mapeamento QSF e integração com Platform Designer.

Ferramentas e Hardware:

  • Linguagens: Verilog, SystemVerilog, C/C++
  • Ferramentas EDA: ModelSim, Questa Sim, Quartus, Vivado
  • Alvos: Intel Cyclone IV/V (DE1-SoC, DE10-Lite), Xilinx Zynq-7000

Por que me escolher? Eu forneço código estritamente sintetizável, bem comentado, respaldado por verificações completas de corner-case para garantir uma implementação de hardware impecável.

Saiba mais
design custom rtl logic in verilog and system verilog
Tela Inteira
design custom rtl logic in verilog and system verilog

Plataforma:

FPGA

Sensores:

Outros

Especialidade:

Depuração

•

Microcontroladores

•

testando

•

Programação

Tags relacionadas