Fornecerei serviços rtl2gds usando cadência e sinopse

Serviços

Fit RTL para ASIC

Síntese e Prototipagem de FPGA

Verificação Funcional

Design completo de ASIC do RTL ao GDSII

Frontend e Backend de Design de ASIC

Escrita de Constraints de Design da Synopsys (SDC)

Verificação e depuração de DRC/LVS/PEX

Validação completa

Planos de Tapeout e Testes

Ferramentas

Xilinx/Vivado

Modelsim/VCS/Cadence Verilog XL/NCVerilog

Cadence Genus/Synopsys Design Compiler

Cadence Innovus

Cadence Virtuoso

Mentor Graphics Calibre

PVS

Tempus

Voltus

Quantus

Conformal

Por que nos escolher?

Designers de IC experientes

Temos várias ferramentas disponíveis

Compromisso zero com a qualidade

Sempre entregamos antes do prazo

Entregas de alta qualidade, incluindo documentações e apresentações

Demonstração ao vivo