Vou fazer trabalho com FPGA usando programação VHDL Verilog no Vivado Vitis

Algumas informações foram traduzidas automaticamente.

Alemanha

Eu falo Urdu, Inglês, Alemão

Cientista de Pesquisa Engenheiro de Design de FPGA

Sou um Cientista de Pesquisa com mais de 7 anos de experiência em design e desenvolvimento de FPGA. Sou especializado em deep learning, processamento multi-core e processamento de sinais de radar nas ...

Saiba mais

Sobre este Serviço

Sou um Cientista de Pesquisa com PhD e mais de 8 anos de experiência em design e desenvolvimento de FPGA, especializado em aceleração de IA nas plataformas Xilinx Zynq e Virtex UltraScale+.

Tenho habilidades em deep learning, processamento multi-core e processamento de sinais de radar nas últimas plataformas FPGA Xilinx Zynq/Virtex UltraScale+.

Minha experiência inclui trabalho extensivo com Xilinx Vivado, VHDL, Verilog, SystemVerilog, desenvolvimento RTL, prototipagem de FPGA, co-design de hardware/software e aceleração de IA baseada em FPGA.

Atualmente atuo na área de modelos de Deep Learning Reconfiguráveis e Tolerantes a Falhas (DNN, CNN e QDNN) em FPGAs.

Link do Google Scholar:

https://scholar.google.com/citations?user=N8liFpMAAAAJ&hl=en

Link do LinkedIn:

https://www.linkedin.com/in/syedrizwantariq/

Saiba mais