Eu vou fazer design de ASIC, desenvolvimento RTL, codificação VHDL Verilog e desenvolvimento FPGA

Algumas informações foram traduzidas automaticamente.
Richmond

Reino Unido

Eu falo Inglês, Português, Espanhol, Chinês

Engenheiro de Verificação RTL de ASIC com Verilog e SystemVerilog

Especializo-me em design de ASIC, desenvolvimento RTL, projeto lógico digital e verificação de hardware para projetos de semicondutores e computação embarcada. Meus serviços cobrem Verilog, SystemVeri...
Saiba mais
Sobre este Serviço

Design de ASIC, desenvolvimento RTL, projeto lógico digital e verificação de hardware especializado para seus projetos de semicondutores ou computação embarcada. Entrego código pronto para produção em Verilog, SystemVerilog e VHDL otimizado para desempenho, área e consumo.


MEU SERVIÇO É:

  • Desenvolvimento de código RTL em Verilog, SystemVerilog e VHDL.
  • IP digital customizado arquitetura e design de núcleo.
  • Otimização de Máquina de Estados Finitos (FSM).
  • Protótipos FPGA em AMD Xilinx e Intel Altera.
  • Simulação RTL usando ModelSim, Questa e Xcelium.
  • Desenvolvimento de ambiente de verificação funcional.
  • Criação de componente de UVM testbench.
  • Escrita de SystemVerilog Assertions (SVA).
  • Suporte à síntese e geração de netlist.
  • Fechamento de tempo e resolução de violações de setup/hold.
  • Integração de protocolos de barramento para AXI4, Avalon e APB.
  • Projeto de controlador periférico para SPI, I2C e UART.
  • Implementação de bloco DSP em hardware.
  • Integração de interface de memória para FIFO e SRAM.
  • Conversão de código legado entre VHDL e Verilog.


Ferramentas EDA suportadas

  • AMD Xilinx Vivado / Intel Quartus Prime
  • Siemens ModelSim / Questa Sim
  • Synopsys Design Compiler / Cadence Xcelium


Por favor, entre em contato comigo antes de fazer o pedido

Saiba mais
do asic design, rtl development, vhdl verilog coding and fpga development
Tela Inteira
do asic design, rtl development, vhdl verilog coding and fpga development
Tela Inteira
do asic design, rtl development, vhdl verilog coding and fpga developmentdo asic design, rtl development, vhdl verilog coding and fpga development

Tipo de controle:

PLC

•

SCADA

•

Outros

Marcas de dispositivos:

Siemens

•

Rockwell Automation

•

Mitsubishi

+ 2

Linguagem de programação:

C/C++

•

MATLAB

•

Python

•

Outros

Software:

Matlab

•

Outros

Tags relacionadas