Vou projetar e implementar um projeto de FPGA usando verilog e vhdl

Olá,

Sou engenheiro de FPGA e design RTL com 3 anos de experiência industrial na construção e implantação de sistemas digitais completos em plataformas Xilinx e Altera, incluindo Kintex UltraScale+, Nexys A7, ZedBoard e Spartan-6.

O que vou projetar e entregar para você:

Design e implementação RTL

• Design de módulos em Verilog e VHDL
• Arquitetura parametrizada e reutilizável
• Otimização de pipelining e timing
• Crossing de domínios de clock e gerenciamento de CDC
• Otimização de recursos
• Somadores e multiplicadores de ponto flutuante rápidos

Implementação de protocolos e interfaces

• UART, SPI, MIPI CSI-2, PCIE
• AXI4 e AXI-Lite
• Movimentação de dados baseada em DMA

Verificação e testes

• Desenvolvimento de testbench
• Formulários de simulação e resultados
• Co-simulação em Python e validação do modelo golden

Plataformas FPGA em que trabalho:

• Xilinx: Kintex UltraScale+, Nexys A7, ZedBoard, Spartan-6
• Altera: DE1-SoC
• Ferramentas: Vivado, Quartus Prime, Xilinx ISE

Por que trabalhar comigo:

Satisfação do cliente é minha prioridade número um

• RTL limpo, documentado e sintetizável
• Garantia de fechamento de timing
• Revisões até você ficar satisfeito

Me envie uma mensagem antes de fazer seu pedido para que possamos discutir suas necessidades e definir o melhor plano para seu projeto