Vou projetar e depurar verilog rtl para projetos de fpga

Algumas informações foram traduzidas automaticamente.

Índia

Eu falo Tâmil, Inglês, Malaiala

Engenheiro de Design VLSI

Sou um aspirante a Engenheiro de Design VLSI com forte base em Lógica Digital, Verilog HDL, VHDL e prototipagem de FPGA. Tenho experiência prática em protocolos AMBA, integração de IP, HLS e co-design...

Saiba mais

Sobre este Serviço

Vou projetar Verilog RTL, módulos FPGA e circuitos de lógica digital

Precisa de ajuda com Verilog HDL, design RTL, projetos de FPGA ou simulação de lógica digital? Posso ajudar a desenvolver designs limpos e sintetizáveis em Verilog/SystemVerilog, de acordo com suas necessidades.

O que posso fornecer:

Design RTL em Verilog/SystemVerilog
Lógica combinacional e sequencial
Design de FSM
Contadores, registradores, registradores de deslocamento e multiplexadores
Módulos UART e comunicação básica
Módulos de lógica digital
Desenvolvimento de testbench
Simulação funcional e verificação de waveform
Depuração e correções de RTL
Designs básicos voltados para FPGA
Código fonte e documentação

Ferramentas com as quais posso trabalhar:

Xilinx Vivado
Intel Quartus Prime
ModelSim
Verilog HDL
SystemVerilog

O que você receberá:

Código fonte RTL sintetizável
Testbench quando aplicável
Resultados de simulação/waveforms
Código claro e organizado
Documentação de acordo com o pacote escolhido

Por favor, entre em contato antes de fazer o pedido se seu projeto tiver requisitos específicos ou múltiplos módulos. Isso me ajuda a entender o escopo e escolher o pacote adequado.

Vamos construir e verificar seu design RTL!

Saiba mais