Vou projetar e simular processadores risc v em verilog vhdl

Tem dificuldades com uma tarefa ou projeto de Verilog, VHDL ou processador RISC-V? Eu vou projetar, simular e documentar tudo pra você de forma limpa, funcional e entregue rapidamente.

Sou estudante de Engenharia da Computação (GIKI) e atualmente trabalho como Engenheiro de Arquitetura de IA, com experiência prática na construção de processadores RISC-V do zero: de ciclo único, pipeline de 5 estágios e extensões de conjunto de instruções personalizadas (unidades CFU/MAC) em hardware FPGA real (Xilinx Vivado, Nexys A7).

O que posso ajudar:

• Módulos Verilog / VHDL (ALU, FSM, decodificador, contador, etc.)
• Design de processador RISC-V (ciclo único, pipeline, ISA personalizada)
• Testbenches + formas de onda de simulação (Vivado, Verilator)
• Trabalhos de laboratório universitário & suporte para FYP/capstone
• Documentação clara para que você entenda seu próprio código

Por que trabalhar comigo:

• Entrega rápida (2 dias no pacote Básico)
• Experiência real com FPGA e indústria, não só teoria
• Código limpo, bem comentado, que você consegue explicar na sua viva/demonstração

Envie uma mensagem com seus requisitos antes de fazer o pedido para que eu possa confirmar o escopo e o prazo.