Vou projetar sistemas fpga usando vivado ou quartus via verilog ou systemverilog

Precisa de um engenheiro de FPGA profissional que realmente entenda de hardware, não apenas alguém que copia e cola código? Você está no lugar certo.

Sou engenheiro de FPGA e RTL com experiência real na indústria e em pesquisa. Trabalhei em processadores RISC-V multicycle e pipeline do zero, com FPGA Xilinx Zynq RFSoCs para transmissão de sinais RF na banda S, e implementei sistemas digitais complexos que vão além de exemplos de livros didáticos. Atualmente, sou pesquisador afiliado na GIST University, na Coreia do Sul, atuando no departamento de EECS em arquiteturas de computação reconfiguráveis.

O que eu ofereço:

Design e implementação de FPGA

• RTL em Verilog e SystemVerilog para FPGA Xilinx (Artix, Zynq, UltraScale) e Intel (Cyclone, Arria, Stratix)
• Síntese, place & route, análise de temporização usando Vivado e Quartus Prime
• Integração de IP core usando IP da Xilinx

Digital

• Lógica combinacional e sequencial
• FSM e otimização
• Pipeline de dados
• Interfaces de memória, FIFO, crossing de domínios de clock

Protocolos de interface

• SPI, UART, I2C, AXI, Wishbone
• Controladores de exibição VGA
• Integração de processador RISC-V

Síntese de alto nível

• Vitis HLS para geração de IP personalizado
• Hardware/software