Vou projetar rtl em verilog, systemverilog ou vhdl com testbench

Precisa de RTL limpo e funcional para seu projeto de FPGA ou design digital? Sou Engenheiro de Design & Verificação no NUST Chip Design Center e possuo certificações em RISC-V International e Xilinx FPGA.

O que eu entrego:

- RTL sintetizável em Verilog, SystemVerilog ou VHDL

- Um testbench com formas de onda de simulação

- Máquinas de estado, contadores, ALUs, FIFOs, controladores UART/SPI/I2C e memória

- Debug e otimização do seu código existente

- Documentação de design resumida com diagrama em bloco

Como funciona:

1. Envie sua especificação ou código existente, dispositivo alvo e simulador.

2. Confirmo escopo, preço e prazo antes de você fazer o pedido.

3. Entrego arquivos fonte, testbench, formas de onda e notas.

4. Revisões estão incluídas em cada pacote.

Por favor, envie uma mensagem primeiro para que eu possa confirmar se seu projeto se encaixa. Respondo em cerca de uma hora. Precisa de verificação completa com UVM? Veja meu serviço de UVM.