Tornando o design digital e a verificação mais fáceis
Sou engenheiro de Design Digital e Verificação, especializado em Verilog, SystemVerilog, UVM e design RTL. Tenho experiência prática em verificação de APB, AHB, AXI, RISC-V, UART e SoC. Desenvolvo tes...
Sou engenheiro de Design Digital e Verificação com mais de 4 anos de experiência em desenvolvimento RTL e ASIC/FPGA. Vou te ajudar a projetar, simular e verificar um núcleo de processador RISC-V personalizado ou padrão (RV32I) usando Verilog/SystemVerilog.
Seja qual for o tipo de núcleo risc v que você precisa, single-cycle, pipelined ou instrução personalizada, entregarei um código RTL limpo, modular, com um testbench funcional, formas de onda de simulação e documentação. Ideal para estudantes, startups ou equipes de pesquisa que estão construindo sistemas baseados em RISC-V.