Vou escrever um testbench cocotb em Python para verificação do seu rtl

Algumas informações foram traduzidas automaticamente.

Paquistão

Eu falo Urdu, Inglês

Engenheiro de Verificação RTL e Design de FPGA

Engenheiro de Design e Verificação de ASIC com mais de 3 anos de experiência na indústria em verificação RTL e fechamento de timing, incluindo um tape-out de 12nm. Ajudo equipes de hardware, startups ...
Sobre este Serviço
Eu escrevo testbenches baseados em Python com cocotb para seus designs em Verilog, SystemVerilog ou VHDL. Ele roda em simuladores gratuitos e de código aberto como Verilator, então você não paga por ferramentas.

Plataforma:

FPGA

Sensores:

Temperatura

Especialidade:

RTOS

•

Depuração

•

Microcontroladores

•

ROS

Tags relacionadas