Vou projetar projetos de FPGA usando verilog vhdl, xilinx vivado, análise de dados com python
SENIOR DESIGNER DE PCB, Sistemas Embarcados, Desenvolvimento de IOTs
Sobre este Serviço
Ajudo pesquisadores e engenheiros a transformar suas ideias de design digital em realidade usando Verilog, VHDL, Xilinx Vivado e Python. Seja para criar lógica RTL personalizada, integrar IPs ou scripts em Python para analisar e limpar os dados de saída do hardware, estou aqui para ajudar.
Especialidades principais
- Design e integração de sistemas baseados em FPGA e SoC
- Desenvolvimento de FPGA usando Verilog, VHDL, SystemVerilog e Chisel
- Codificação RTL, simulação funcional e síntese
- Design e integração de IPs personalizados (Vivado)
- Processadores de ciclo único, múltiplos ciclos e pipeline
- Design de FSMs, contadores, ALUs, controladores e processadores
- Prototipagem FPGA, mapeamento de hardware e verificação
- Desenvolvimento embarcado em FPGA
- Criação de testbenches e ambientes de verificação
Habilidades em processadores e arquitetura
- Conversão de C/C++ para assembly (e vice-versa)
- Experiência com MIPS, RISC-V, x86
Experiência prática com:
- Zynq Ultrascale+ MPSoC
- Zynq-7000 Series
- Spartan-3
Plataforma:
FPGA
Sensores:
Camera
Especialidade:
Otimização de SoC
Meu portfólio
Outros serviços de Engenharia Eletrônica que eu ofereço
Perguntas frequentes
Tradução automática
Com quais placas de FPGA você trabalha?
Foco principalmente em chips Xilinx/AMD (Artix-7, Kintex-7, Zynq, UltraScale+) dentro do Vivado, mas a lógica HDL subjacente funciona na maioria das placas padrão.
Por que usar Python junto com o desenvolvimento de FPGA?
Python facilita muito os testes de hardware! É ótimo para gerar vetores de teste, ler arquivos de saída bruta do seu board ou simulador, e plotar os dados para você ver se seu hardware está fazendo o que deveria.
O que você precisa de mim para começar?
Uma breve descrição dos seus objetivos, modelo do chip/placa alvo, linguagem preferida (Verilog ou VHDL) e quaisquer diagramas de blocos ou especificações que você já tenha.
Você pode ajudar com correções de bugs de hardware ou código existente que não está funcionando?
Com certeza! Envie seus arquivos de projeto atuais, diagramas de blocos ou logs de erro do Vivado. Posso ajudar a corrigir erros de timing, problemas de sintaxe ou bugs de lógica e fazer seu design compilar sem problemas.
Você fornecerá os arquivos completos do projeto ao final?
Sim, você receberá o código fonte completo (.v ou .vhd), arquivos de restrição (.xdc), arquivos do projeto Vivado e quaisquer scripts em Python usados para análise de dados ou testes.
