Ver categorias
Explorar
Fiverr Pro
Português
$
USD
Vou ajudar você a implementar um projeto HDL simples baseado em FPGA Xilinx
FPGA, Python, Linux e modelagem de processos de negócios
Desenvolvedor multidisciplinar. Morava em Moscou (Federação Russa) até os eventos recentes. Agora, mudei-me para a Argélia. Tenho experiência em diversas áreas da engenharia, incluindo desenvolvimento...
Sobre este Serviço
Sou um designer experiente em HDL (Hardware Description Language) com anos de trabalho na área de educação e projetos tecnológicos do mundo real, especialmente em telecomunicações, processamento digital de sinais e sistemas de dados.
Este serviço é perfeito para estudantes, iniciantes ou qualquer pessoa que esteja trabalhando em pequenos projetos de FPGA.
Este serviço é para:
- Interfaces digitais de baixa velocidade básicas
- Lógica de controle simples usando máquinas de estados
- Designs pequenos que cabem em um FPGA Xilinx Artix-7
- Tarefas de nível introdutório ou projetos de hobby
Este serviço NÃO inclui:
- Sistemas complexos com processadores ou SoC
- Interfaces de comunicação de alta velocidade
- Designs que precisam de memória externa ou blocos IP avançados
O que você vai receber:
- Apoio na revisão e melhoria da sua ideia de projeto
- Código SystemVerilog fácil de entender
- Um testbench simples e configuração de simulação
- Implementação completa no FPGA (síntese, temporização, bitstream)
- Uma demonstração em hardware real, se eu tiver a placa
- Apoio na depuração
- Documentação clara e orientações sobre ferramentas e fluxo de trabalho
Me envie uma mensagem antes de fazer o pedido para garantir que seu projeto receba o melhor suporte possível.
Vamos dar vida ao seu primeiro projeto HDL!
Plataforma:
FPGA
Perguntas frequentes
Tradução automática
Quais ferramentas são usadas?
As ferramentas utilizadas são: - Xilinx Vivado no modo de script sem projeto. - Icarus verilog e cocotb para verificação funcional. - Visual Studio Code para entrada e gerenciamento do código fonte.
Quais linguagens são usadas?
O subconjunto de design do SystemVerilog é usado como a principal HDL. Python, assim como SystemVerilog, são usados para verificação.
Frameworks avançados de verificação são suportados?
Não. Frameworks avançados de verificação como VMM, OVM e UVM não são suportados. Em vez disso, é usado o cocotb, uma ferramenta open source baseada em Python (COroutine based COsimulation TestBench).
E se eu tiver uma ideia que não se encaixa neste serviço?
Adoro boas ideias e projetos divertidos! Basta me escrever uma palavra sobre o projeto. Melhor ainda se você tiver especificações detalhadas. Tenho certeza de que encontraremos uma maneira de realizá-lo.
O pacote básico inclui programação de bitstream e depuração de hardware?
Não. A definir.
