Designarei e simularei projetos em verilog

Você está procurando um engenheiro de design digital especialista para construir, depurar ou simular seus projetos Verilog RTL? Você chegou ao lugar certo!

Sou especializado em desenvolvimento de FPGA e design lógico digital, indo desde drivers personalizados até a lógica de sistemas embarcados completos. Quer você precise de depuração de erros de sintaxe, um driver para matriz de LEDs, ou um sistema complexo como um Smart Traffic Light Controller, eu entrego código Verilog limpo e sintetizável.

O que eu ofereço:

- Depuração e Simulação: corrigir erros, escrever testbenches e rodar verificação de formas de onda (ModelSim).

- Design RTL Verilog personalizado: construir blocos de lógica, FSMs, divisores de clock e controladores de memória.

- Drivers periféricos e Helpers: lógica para displays de matriz de LEDs, sensores e coprocessadores de processador.

- Arquitetura completa de FPGA: design de sistema fim a fim, mapeamento de pinos, configuração de síntese e documentação.

Por que trabalhar comigo?

- Código limpo, sintetizável e bem comentado.

- Verificação completa com testbenches e formas de onda de simulação.

- Documentação clara em README para arquitetura do sistema e configuração.

Por favor, entre em contato antes de fazer o pedido para discutir suas especificações exatas do projeto!