Vou fazer design de fpga em verilog ou sv usando xilinx vivado, modelsim

Meu nome é Khizar Ishfaq e sou um engenheiro eletrônico dedicado, especializado em design e implementação de FPGA. Tenho expertise em Verilog, SystemVerilog, design RTL, simulação, verificação e depuração usando Xilinx Vivado. Ofereço soluções confiáveis para projetos acadêmicos, de pesquisa e comerciais de FPGA, incluindo interfaces como AXI4, SPI, UART e I2C. Com experiência prática em Vivado, ModelSim, QuestaSim e outras ferramentas EDA, garanto um design eficiente, simulação precisa e implementação bem-sucedida. Estou comprometido em entregar código de alta qualidade, modular e bem documentado, com prazos rápidos, comunicação profissional, suporte pós-entrega e soluções personalizadas para atender às necessidades dos clientes com excelência e confiabilidade em todo o mundo.