Vou projetar e implementar código RTL em verilog para seu projeto FPGA

Procurando por um design confiável em Verilog RTL para seu projeto FPGA? Eu projeto, codifico e simulo módulos de lógica digital, desde contadores simples e FSMs até sistemas mais complexos como controladores UART, SPI/I2C e FIFOs, usando ferramentas padrão da indústria.

Atualmente, trabalho como Estagiário de Engenharia DSP/FPGA, onde projeto e implanto IPs baseados em Verilog em plataformas FPGA/SoC da Xilinx, usando Vivado, incluindo algoritmos de processamento de sinais e pipelines de dados de alta velocidade. Levo essa mesma abordagem prática e focada na produção para cada projeto aqui.

O que eu ofereço:

Código Verilog limpo e bem comentado

Simulação funcional e verificação de testbench

Suporte à síntese e implementação no Vivado

Documentação clara das decisões de projeto

Comunicação rápida e responsiva

Seja para um módulo único para uma tarefa de aula ou um subsistema de múltiplos módulos para um projeto real, vou garantir que esteja correto, bem testado e fácil de entender.

Envie uma mensagem antes de fazer o pedido se seu projeto tiver requisitos específicos, ficarei feliz em confirmar o escopo primeiro para evitar surpresas.