Vou ajudar você com design de lógica digital, verilog e uvm

Ofereço serviços profissionais de Verilog e Design de Lógica Digital com uma base sólida em experiência de verificação de design no mundo real. Trabalhei em diversos projetos de semicondutores envolvendo compreensão de RTL, implementação de testbench, verificação CSR e designs baseados em protocolos, o que me permite entregar lógica que não é apenas correta na teoria, mas confiável na simulação.

Posso ajudar você a projetar, depurar ou melhorar lógica combinacional e sequencial, incluindo FSMs, contadores, registradores e datapaths. Também ofereço suporte na criação de testbench em Verilog e depuração de RTL com uma abordagem clara e estruturada.

Todo código entregue neste serviço é totalmente testado e executável apenas no Synopsys VCS. Isso garante precisão de simulação de nível industrial e evita inconsistências entre simuladores. Suporte a outros simuladores não está incluso, a menos que seja discutido previamente.

O que ofereço:

• Codificação RTL em Verilog/SV
• Design de lógica digital (FSMs, registradores, contadores)
• Criação e depuração de testbench (VCS)
• Lógica baseada em CSR e registradores
• Explicação e depuração de RTL

Ferramentas: Verilog/SystemVerilog, Synopsys VCS

Foco: Precisão, clareza e confiabilidade na simulação