Ver categorias
Explorar
Fiverr Pro
Português
$
USD
Vou projetar verilog ou vhdl rtl com testbench e simulação
Desenvolvedor de FPGA e IA com 8 anos de experiência em Verilog, VHDL, HLS
Sou engenheiro de FPGA e hardware digital com mais de 8 anos de experiência prática em design RTL, depuração, verificação, otimização e aceleração de hardware.
Trabalho com Verilog, VHDL, SystemVeril...
Nível 1
Atendeu a determinados critérios de desempenho e demonstra forte potencial no marketplace.
Sobre este Serviço
Precisa verificar seu RTL em Verilog ou VHDL antes de colocá-lo no hardware?
Vou criar um testbench limpo e estruturado e simular seu RTL para verificar a funcionalidade, identificar bugs e te dar confiança antes da síntese ou implantação em FPGA.
Posso ajudar com:
- Verificação de RTL em Verilog / VHDL
- Desenvolvimento de testbench
- Simulação funcional
- Verificação de FSM, FIFO, contador e datapath
- Testes de interface e protocolo
- Comportamento de clock/reset
- Análise de waveform
- Testes de casos extremos
- Depuração de simulação
- Cenários de teste de regressão
Ferramentas: Vivado Simulator, ModelSim, Questa e outros simuladores HDL compatíveis.
Você receberá os arquivos de testbench/fonte solicitados, resultados da simulação e um feedback claro sobre os problemas encontrados durante a verificação.
Tem um design RTL que não está se comportando corretamente? Também posso analisar a simulação e ajudar a identificar a causa raiz.
Para designs complexos, projetos com múltiplos módulos ou requisitos específicos de verificação, envie uma mensagem antes de fazer o pedido para que eu possa revisar o escopo e oferecer uma proposta personalizada.
Meu portfólio
Outros serviços de Engenharia Eletrônica que eu ofereço
Perguntas frequentes
Tradução automática
Quais linguagens HDL você suporta?
Eu apoio RTL em Verilog e VHDL. Também posso trabalhar com verificação baseada em SystemVerilog, quando o projeto exigir.
Q: Você consegue criar um testbench para o meu RTL existente?
A: Sim. Envie seu RTL e os requisitos, e eu posso criar um testbench estruturado com estímulos apropriados e verificações de simulação.
Q: Você consegue verificar FSMs, FIFOs, contadores e datapaths?
A: Sim. Posso verificar estruturas comuns de RTL, incluindo FSMs, FIFOs, contadores, temporizadores, datapaths, registradores, interfaces de memória e lógica personalizada.
Q: Quais ferramentas de simulação você usa?
A: Posso trabalhar com ambientes de simulação HDL compatíveis, incluindo Vivado Simulator, ModelSim e Questa, dependendo dos requisitos do seu projeto.
Q: Você consegue analisar meu waveform de simulação existente?
A: Sim. Você pode fornecer seu waveform, saída de simulação, RTL e testbench, e eu posso analisar o comportamento e ajudar a identificar problemas funcionais.
Q: Você fornece o código fonte do testbench?
A: Sim. O pacote aplicável pode incluir os arquivos do testbench/fonte juntamente com resultados de simulação e descobertas de verificação.
Q: Você consegue testar casos extremos?
A: Sim. Os pacotes Standard e Premium podem incluir cenários de teste adicionais e testes de casos extremos, conforme a funcionalidade do RTL.
Q: Você consegue verificar um projeto FPGA com múltiplos módulos?
A: Sim, mas projetos maiores requerem avaliação de escopo, pois o esforço de verificação depende muito do número de módulos, interfaces, complexidade e cobertura necessária. Por favor, entre em contato comigo primeiro para uma oferta personalizada.
Q: Você consegue corrigir bugs encontrados durante a verificação?
A: Sim. Posso identificar e corrigir problemas de RTL durante a depuração, dentro do escopo acordado do projeto. Tarefas maiores de depuração podem ser feitas através do meu Gig dedicado de Debugging FPGA ou uma oferta personalizada.
Q: Você consegue verificar o RTL antes da implementação no FPGA?
A: Com certeza. A simulação e verificação de RTL podem ajudar a identificar problemas funcionais antes da síntese, implementação e testes de hardware.
