Vou desenvolver designs FPGA HLS usando C, CPP e Vitis HLS
Desenvolvedor de FPGA e IA com 8 anos de experiência em Verilog, VHDL, HLS
Nível 1
Atendeu a determinados critérios de desempenho e demonstra forte potencial no marketplace.
Sobre este Serviço
Precisa acelerar seu algoritmo em C/C++ em um FPGA?
Vou desenvolver e otimizar designs FPGA HLS usando C/C++ e Vitis HLS, convertendo seu algoritmo em hardware eficiente e sintetizável.
Posso ajudar com:
- Desenvolvimento de C/C++ para FPGA HLS
- Criação de projetos Vitis HLS
- Desenvolvimento de IP HLS
- Simulação em C & co-simulação C/RTL
- Interfaces AXI e integração de hardware
- Pipelining de loops & unrolling
- Otimização de fluxo de dados
- Otimização de latência e recursos
- Algoritmos DSP e processamento de sinais
- Aceleradores de imagem/processamento de dados
- Depuração e problemas de síntese em HLS
- Aceleração Zynq/ZynqMP FPGA
Meu objetivo não é apenas fazer seu código HLS sintetizar. Eu foco em criar hardware confiável e eficiente com um equilíbrio prático entre desempenho, latência e recursos do FPGA.
Ferramentas: Vitis HLS, Vivado, C/C++, Verilog/VHDL e fluxos de trabalho de desenvolvimento FPGA.
Tem um algoritmo ou código C/C++ existente que quer acelerar? Envie os detalhes antes de pedir para que eu possa recomendar o pacote adequado.
Meu portfólio
Outros serviços de Engenharia Eletrônica que eu ofereço
Perguntas frequentes
Tradução automática
Q1. O que é HLS?
High-Level Synthesis (HLS) converte algoritmos escritos em linguagens como C/C++ em hardware sintetizável adequado para implementação em FPGA.
Q2. Você trabalha com Vitis HLS?
Sim. Posso desenvolver, simular, sintetizar e otimizar designs HLS usando Vitis HLS.
Q3. Você consegue converter meu código C/C++ existente para hardware FPGA?
Sim. Posso analisar seu algoritmo C/C++ existente e adaptá-lo para HLS, considerando sintetizabilidade, latência, throughput e uso de recursos do FPGA.
Q4. Você consegue otimizar um design HLS existente?
Sim. Posso trabalhar em pipeline, unrolling de loops, fluxo de dados, acesso à memória e otimização de interface para melhorar desempenho e/ou uso de recursos.
Q5. Você consegue criar interfaces AXI?
Sim. Posso desenvolver IP HLS usando interfaces baseadas em AXI, dependendo da arquitetura e requisitos do seu sistema.
Q6. Você consegue integrar o IP HLS no Vivado?
Sim. A integração em um projeto FPGA Vivado pode ser incluída, dependendo do pacote e da complexidade do projeto.
Q7. Você suporta Zynq e ZynqMP?
Sim. Posso trabalhar com fluxos de trabalho de aceleração FPGA baseados em Zynq/ZynqMP, incluindo IP HLS e integração de hardware.
Q8. Você consegue trabalhar com algoritmos DSP ou processamento de imagem?
Sim. HLS é particularmente útil para muitas aplicações de DSP, processamento de sinais, processamento de imagem e processamento de dados.
Q9. Você fornecerá o código fonte?
Sim. Os entregáveis acordados podem incluir o fonte C/C++ HLS, projeto Vitis HLS e arquivos IP/RTL gerados, conforme aplicável.
Q10. Preciso te contatar antes de fazer o pedido?
Para qualquer coisa além de um pequeno módulo HLS standalone, sim. Envie seu algoritmo, FPGA alvo, código existente e requisitos de desempenho para que eu possa recomendar o pacote adequado.

