Vou ajudar com seu projeto FPGA em verilog, modelsim e quartus

Está tendo dificuldades com uma tarefa de Verilog, projeto FPGA ou laboratório de lógica digital? Eu vou ajudar você a projetar, codificar, simular e depurar.

O que eu ofereço:

Escrita de código Verilog para lógica combinacional e sequencial, FSMs, contadores, temporizadores, detectores de sequência

Criação de testbench e simulação no ModelSim

Configuração de projeto no Quartus, síntese e atribuição de pinos

Depuração de diferenças na simulação e problemas em nível de hardware

Explicações claras se você estiver aprendendo, não apenas código entregue sem entendimento

Sou estudante de Tecnologia em Engenharia de Computação com experiência prática na construção e depuração de projetos FPGA/CPLD, incluindo máquinas de estados finitos, divisores de clock, drivers de display de 7 segmentos e detectores de sequência. Já trabalhei com problemas reais de hardware (chips com defeito, pinos flutuantes, bugs de timing) que vão além de exemplos de livro, então entendo tanto o código quanto o comportamento do hardware por trás dele.

Seja uma tarefa de curso, exercício de laboratório ou projeto pessoal pequeno, vou garantir que funcione corretamente e que você entenda como funciona.

Envie seus requisitos/detalhes da tarefa, e eu começarei.