Oi! Eu sou Waseem, um Engenheiro de Design Digital & Verificação especializado em SystemVerilog, Design RTL, UVM e desenvolvimento de FPGA.
O que eu ofereço
- Design RTL com SystemVerilog
- Testbenches UVM & Verificação Funcional
- Desenvolvimento de FPGA (Xilinx / Intel)
- Design de lógica combinacional & sequencial
- Máquinas de Estado Finitas (FSM)
- Contadores, registradores de deslocamento, somadores, multiplexadores
- Mapas de Karnaugh & Otimização Booleana
- Conversores de código & sistemas numéricos
- Desenvolvimento de testbench (SV, QuestaSim, ModelSim)
- RTL limpo, sintetizável e com timing adequado
- Diagramas de blocos & documentação
Ferramentas & Software
- ModelSim / QuestaSim
- Xilinx Vivado / Quartus
- Verilator
- Altium, KiCad
- Logisim, Proteus, LTSpice
Por que me escolher?
- Código SystemVerilog limpo, eficiente e padrão da indústria
- Verificação de alta qualidade com cobertura
- Entrega rápida & comunicação clara
- 100% satisfação do cliente
- Engenheiro profissional com experiência prática
Antes de fazer seu pedido
Por favor, envie uma mensagem primeiro para discutir os requisitos do seu projeto. Confirmarei a viabilidade e fornecerei a melhor solução.