Vou criar projetos personalizados de fpga e rtl usando verilog e systemverilog no vivado

Algumas informações foram traduzidas automaticamente.
Deeuh

Paquistão

Eu falo Urdu, Inglês

26 pedidos finalizados

engenheiro

Oi, Bem-vindo ao meu perfil. Sou engenheiro elétrico com quatro anos de experiência em serviços freelance. Minhas áreas de especialização são em design de VLSI, Arquitetura de Computadores e Tecnologi...
Saiba mais

Nível 1

Atendeu a determinados critérios de desempenho e demonstra forte potencial no marketplace.

Sobre este Serviço

Oi!

Engenheiro de Design FPGA | Verilog / SystemVerilog | RTL | Xilinx Vivado

Sou um engenheiro de design FPGA com ampla experiência prática em RTL, Verilog/SystemVerilog e Xilinx Vivado.

Minha experiência inclui processadores personalizados, arquiteturas RISC-V, protocolos de comunicação e sistemas complexos baseados em FPGA. Meu foco é em metodologia limpa, arquitetura modular e implementação confiável, do conceito à verificação.

O que posso fazer por você

  • FPGA personalizado e RTL usando Verilog / SystemVerilog
  • Codificação RTL, depuração e verificação funcional
  • Desenvolvimento de testbench e simulação usando Vivado e ModelSim
  • Síntese, implementação, análise de timing e fechamento de timing de FPGA
  • Desenvolvimento de arquivos de restrição (XDC / UCF) e configuração da placa

Famílias de FPGA: Xilinx Artix, Spartan, Zynq e Virtex

Ferramentas: Xilinx Vivado, ModelSim, Quartus e Proteus

  • Entrego código RTL limpo, verificação adequada, documentação clara e soluções práticas prontas para implementação em hardware.


Saiba mais
design custom fpga and rtl projects using verilog systemverilog on vivado
Tela Inteira
design custom fpga and rtl projects using verilog systemverilog on vivado

Meu portfólio

Tags relacionadas