Vou projetar e programar sistemas FPGA com vhdl, verilog e systemverilog

Você está construindo um sistema digital de alto desempenho e precisa de um engenheiro FPGA sênior que entregue designs RTL confiáveis e bem documentados? Você encontrou o especialista certo.

Com experiência prática profunda em design FPGA e programação HDL em plataformas Xilinx, Intel/Altera e Lattice, eu levo sua especificação do conceito a uma implementação funcional, com timing fechado, de forma rápida e profissional.

O que eu faço

•    Design RTL usando VHDL, Verilog e SystemVerilog
•    Máquinas de Estado Finitas (FSM), arquiteturas pipeline, blocos DSP
•    Implementação de protocolos: SPI, I2C, UART, AXI4/AXI-Lite, PCIe, Ethernet
•    Síntese, place & route e fechamento de timing (Vivado / Quartus)
•    Integração de IP core e desenvolvimento de IP personalizado
•    Simulação funcional e bancos de testes de verificação com restrições e aleatoriedade
•    Análise de crossing de domínios de clock (CDC) e sincronização segura
•    Otimização de performance: utilização de recursos, throughput, latência

O que você vai receber

•    Arquivos fonte limpos, comentados em VHDL / Verilog / SystemVerilog
•    Projeto de síntese e implementação (Vivado ou Quartus)
•    Formas de onda de simulação e banco de testes
•    Relatórios de timing e resumo de utilização de recursos
•    Documentação completa: visão geral da arquitetura,