Parece que este serviço está em espera

Eu vou projetar e verificar sistemas de lógica digital usando verilog, system verilog, uvm

Algumas informações foram traduzidas automaticamente.
Medhavi

Índia

Eu falo Inglês, Hindi

Apaixonado por Verificação Funcional, ASIC e circuitos digitais!

Oi! Aqui é o Medhavi. Tenho mestrado em Engenharia VLSI e Sistemas Embarcados, com experiência profissional de 3 anos em multinacional. Especialidades: VIPs | Cobertura | Regressão Linguagens de Hard...
Saiba mais
Sobre este Serviço

Breve sobre mim: Sou um profissional de Verificação Funcional com 6 meses de treinamento aprofundado e rigoroso na criação de ambientes de verificação complexos usando os frameworks System Verilog e UVM.

Sou competente em desenvolver planos de teste, BFMs/UVCs para protocolos padrão da indústria. Principais conquistas incluem implementar cobertura funcional e escrever testes complexos para fechamento de cobertura usando regressão e análise de cobertura, além de depuração RTL.


Principais serviços:

  • Projetar, desenvolver e verificar sistemas digitais usando Verilog | VHDL | System Verilog | UVM, linguagens de descrição de hardware.
  • Escrever código eficiente e sintetizável para implementações em FPGA e ASIC.
  • Realizar projetos e tarefas universitárias com código fonte em execução e resultados de simulação de teste.
  • Analisar e depurar resultados de simulação para identificar e corrigir problemas de projeto.
  • Colaborar com equipes multifuncionais para integrar módulos projetados em sistemas maiores.
  • Desenvolver e manter documentação técnica dos módulos projetados.


Normas/Protocolos: AXI | AHB | APB | UART | SPI | I2C | CAN | PCIe | USB | Ethernet


Linguagens de Hardware: Verilog | VHDL | System Verilog | UVM


Linguagens de Software: C | C++ | Python


Simuladores: VCS | Questa | ModelSim

Saiba mais
design and verify digital logic systems using verilog, system verilog, uvm
Tela Inteira
design and verify digital logic systems using verilog, system verilog, uvm
Tela Inteira
Tela Inteira
design and verify digital logic systems using verilog, system verilog, uvmdesign and verify digital logic systems using verilog, system verilog, uvmdesign and verify digital logic systems using verilog, system verilog, uvm

Meu portfólio

Tags relacionadas