Eu vou implantar seu modelo Simulink no FPGA Zynq usando HDL Coder e SoC Blockset

Algumas informações foram traduzidas automaticamente.

Asad K

Paquistão

Eu falo Urdu, Inglês, Francês

2 pedidos finalizados

Engenheiro FPGA Verilog VHDL RTL Vivado Quartus SoC

Engenheiro de FPGA e Eletrônica com mais de 4 anos de experiência em Verilog, VHDL e design RTL usando Xilinx Vivado e Intel Quartus. Sou especialista em co-design de hardware e software Zynq SoC, usa...

Saiba mais

Sobre este Serviço

Você tem um modelo Simulink, mas não consegue executá-lo no hardware FPGA? Essa é exatamente a questão que eu resolvo.

Sou especializado em implantação de MATLAB/Simulink no Xilinx Zynq SoC usando HDL Coder, Embedded Coder, SoC Blockset e SoC Builder, uma habilidade rara que a maioria dos engenheiros de FPGA não possui.

️O que eu faço:

Geração de IP core com HDL Coder a partir de subsistemas do Simulink.
Particionamento de hardware-software PS PL com SoC Blockset
Mapeamento de interface AXI4-Lite / AXI4-Stream, conversão de ponto fixo e quantização, Embedded Coder C/C++ para Zynq ARM Cortex-A9
Implantação ELF em Linux embarcado.
Design de interface host LabVIEW / MATLAB / UDP

Cada entrega inclui:

Modelo Simulink com HDL Coder configurado corretamente
Arquivos fonte Verilog/VHDL prontos para síntese
Projeto Vivado com bitstream gerado
ELF para processador ARM, se for necessário código no lado PS
Notas de implantação para que você possa reconstruir de forma independente

Por que me escolher?

A maioria dos engenheiros de FPGA só escreve HDL. Eu trabalho diretamente dentro do seu ambiente Simulink, sem retrabalho, sem camada de tradução. Experiência prática com Zynq e Zynq Ultrascale, comunicação AXI PS-PL, Linux embarcado multi-threaded e interfaces UDP no LabVIEW.

Me envie uma mensagem antes de fazer o pedido, assim posso confirmar a viabilidade primeiro.

Saiba mais