Eu vou projetar e simular fpga no vivado

Precisa de ajuda para transformar um projeto digital em Verilog funcional e obter resultados de simulação claros? Eu projeto, simulo e depuro projetos de FPGA no Vivado, com modelagem em MATLAB/Simulink para tarefas DSP acordadas.

Sou engenheiro eletrônico com mais de 3 anos de experiência em P&D, incluindo um AGC digital desenvolvido em Vivado para um SDR.

Os serviços incluem:

Módulos RTL em Verilog, FSMs, contadores, FIFOs e lógica de controle

Testbenches, análise de formas de onda e depuração de simulação

Blocos DSP, lógica de ponto fixo e modelos de referência em MATLAB

Configuração de projeto Vivado e revisão de síntese quando acordado

Cada pacote inclui código fonte, resultados de simulação, documentação e notas de configuração. O pacote básico cobre depuração de um pequeno módulo RTL existente; o padrão cobre um módulo novo; o premium cobre até três módulos acordados e um modelo de referência em MATLAB.

Por favor, envie suas especificações antes de fazer o pedido. Sistemas complexos de SDR, AGC, DSP e FPGA maiores recebem uma cotação personalizada após revisão do escopo. Testes de hardware, acesso à placa, IP pagos e licenças não estão incluídos. Revisões cobrem o escopo acordado. As capturas da galeria são exemplos de referência creditados.