Vou consertar, depurar ou escrever código em verilog e systemverilog

Algumas informações foram traduzidas automaticamente.
Anoopraj V

Índia

Eu falo Inglês

Codificação RTL, depuração e design FPGA com Vivado

Oi! Sou engenheiro de design RTL com mais de 2 anos de experiência em Verilog, SystemVerilog, SVA e desenvolvimento de FPGA usando Vivado. Sou especializado em escrever RTL limpo e otimizado e Asserti...
Saiba mais
Sobre este Serviço

Eu vou projetar e depurar lógica RTL limpa e sintetizável usando Verilog ou SystemVerilog, adequada para os alvos ASIC e FPGA.


Eu projeto e depuro código Verilog/SystemVerilog otimizado para FPGAs Xilinx (Vivado) e alvos ASIC. Seja você preso em um projeto universitário ou prototipando hardware para sua startup, entrego código modular, documentado, que você realmente consegue entender e modificar.

Perfeito para:

  • Projetos de último ano que precisam de demonstrações de hardware funcionais
  • Protótipos de pesquisa que exigem síntese confiável
  • Depuração de código legado que está falhando na conclusão do timing
  • Aprender RTL com exemplos limpos e comentados

O que você recebe:

Verilog/SystemVerilog sintetizável e livre de lint (sem lock-in de fornecedor)

Testbench de auto-verificação com arquivos de forma de onda (VCD)

Entrega: código fonte + resultados de simulação + documentação

Meu processo:

  1. Revisar: você compartilha requisitos ou diagrama de blocos
  2. Codificar RTL modular com interfaces claras
  3. Verificar: testbench passa todos os casos de canto
  4. Entregar: código + documentação + suporte à integração

Antes de pedir: envie uma mensagem com seu diagrama de blocos ou requisitos.

Saiba mais
fix, debug, or write verilog and systemverilog code
Tela Inteira
fix, debug, or write verilog and systemverilog code

Plataforma:

FPGA

Especialidade:

Otimização de SoC

•

testando

•

Programação

Tags relacionadas