Parece que este serviço está em espera

Eu vou projetar e depurar módulos RTL em verilog

Algumas informações foram traduzidas automaticamente.
Ankith D R

Índia

Eu falo Canarim, Inglês, Hindi

Verificação de SoC, RTL em Verilog, Design Digital, Tutor de VLSI

Olá, sou Ankith D R, formado em Engenharia de Eletrônica e Comunicação, com 8 meses de experiência como estagiário em Verificação de SoC na SION Semiconductors. Tenho experiência prática em Verilog/Sy...
Saiba mais
Sobre este Serviço

Você está procurando um designer confiável de Verilog RTL ou precisa de ajuda com eletrônica digital?


Sou engenheiro de Eletrônica e Comunicação com 8 meses de experiência como estagiário em Verificação de SoC. Tenho experiência prática em Verilog/SystemVerilog, design RTL, desenvolvimento de testbench e análise de waveform.


Posso ajudar você com:

  • Design e depuração RTL em Verilog/SystemVerilog
  • Criação de testbench e verificação funcional
  • Análise de waveform e suporte à simulação
  • Projetos de design e verificação VLSI
  • Tarefas de eletrônica digital e resolução de problemas


Por que me escolher?

  • Experiência em verificação de SoC a nível industrial
  • Código limpo, eficiente e bem documentado
  • Entrega rápida com comunicação clara


Ferramentas:

- QuestaSim (Siemens EDA)

- Cadence Virtuoso


Observação: Por favor, envie uma mensagem antes de fazer o pedido para discutir suas necessidades.

Saiba mais
design and debug verilog rtl modules
Tela Inteira
design and debug verilog rtl modules
Tela Inteira
Visualizar Apresentação
Visualizar Apresentação
design and debug verilog rtl modulesdesign and debug verilog rtl modulesdesign and debug verilog rtl modulesdesign and debug verilog rtl modules

Tags relacionadas