Farei UVM do seu RTL específico
"Antes de Pular, Apenas Faça"
Nível 1
Atendeu a determinados critérios de desempenho e demonstra forte potencial no marketplace.
Sobre este Serviço
ENGENHEIRO DE VERIFICAÇÃO RTL | SystemVerilog · UVM · Verilog · RISC-V · FPGA
Você está procurando um engenheiro habilidoso em Verilog, SystemVerilog ou UVM para verificar seu design RTL? Ofereço serviços estruturados e confiáveis de verificação RTL e design digital para projetos de FPGA e ASIC.
Sou especializado em desenvolver testbenches SystemVerilog/UVM, escrever cenários de teste, depurar falhas de simulação e verificar a funcionalidade do DUT de acordo com as especificações.
O QUE EU OFEREÇO:
Desenvolvimento de testbench UVM: Agent, Sequencer, Driver, Monitor, Scoreboard e Environment
Testes dirigidos e com restrições aleatórias
Cobertura funcional e análise de cobertura
Assertions em SystemVerilog e verificação de protocolos
Codificação RTL, depuração e desenvolvimento de testbench
Verificação de processador RISC-V
Verificação de protocolos: AXI/AXI4-Lite, APB, AHB, UART, SPI e I2C
Simulação e depuração de waveform usando QuestaSim
Análise de bugs, testes reproduzíveis e relatórios de verificação
Foco em ambientes de verificação limpos, reutilizáveis e escaláveis com depuração prática e verificação orientada por cobertura.
ENVIE UMA MENSAGEM ANTES DE PEDIR
Vamos tornar seu RTL confiável e pronto para verificação.
Plataforma:
FPGA
Especialidade:
Programação

